Применение библиотечных модулей пакета Quartus II

Цели работы – освоение процедуры применения библиотечных модулей пакета Quartus II в проектах на языке Verilog, а также знакомство с блоками обеспечения синхронизации в микросхемах ПЛИС семейства Cyclone IV E корпорации Altera.

Необходимые сведения

В пакете Quartus II содержится большое количество готовых параметризированных (настраиваемых на конкретную задачу) цифровых модулей, которые могут быть успешно использованы в проектах на языке Verilog. Среди них есть и такие, без которых применение некоторых аппаратных возможностей ПЛИС фирмы Altera не представляется возможным. Это, в частности, модули формирования и передачи синхроимпульсов.

Для включения библиотечных модулей пакета Quartus II в проект, представляемый на языке Verilog, необходимо сделать следующее.

1. Сконфигурировать выбранный модуль в соответствии с требуемыми параметрами с помощью утилиты "MegaWizard Plag-In Manager" пакета Quartus II. При этом в первом диалоговом окне утилиты выбрать в качестве языка описания модуля Verilog HDL и дать будущему файлу желаемое имя.

2. Поместить сформированный файл с описанием модуля на языке Verilog в папку разрабатываемого проекта и в пакете Quartus II подключить файл к проекту.

3. В модуле верхнего уровня проекта установить экземпляр библиотечного модуля и подключить его порты.

Для обеспечения цифровых устройств различными синхросигналами в ПЛИС семейства Cyclone IV предусмотрены два вида аппаратных блоков. Блоки ALTPLL предназначены для синтеза синхросигналов с требуемыми параметрами (до 5 сигналов) на базе внешнего входного синхросигнала. Блоки ALTCLKCTRL предназначены для транспортировки синхросигналов по выделенным (без ключей) линиям, что обеспечивает поступление фронтов сигналов к различным частям микросхемы без временного сдвига.

Задание

1. Подготовить конструкторский файл модуля, реализующий устройство на базе проекта, разработанного в лабораторной работе № 7. Внести в этот проект изменения в соответствии со схемой, представленной на рис. 8.1. А именно, заменить источник входных импульсов счетчика count1, подключив вместо кнопки синхросигнал c0, формируемый модулем ALTPLL (pll01 на рис. 8.1). Этот синхросигнал с помощью модуля ALTCLKCTRL (cclk01 на рис. 8.1) направить по глобальной линии синхронизации. Дополнительно, используя вход clkselect[1:0] модуля ALTCLKCTRL, обеспечить возможность изменения частоты синхронизации выбором второго синхросигнала c2 с выхода модуля ALTPLL.

Поскольку в модуле ALTPLL есть ограничение по минимальному значению выходных частот, то в качестве этих значений выбрать 1 и 5 МГц, а для приведения частоты смены символов на 7-сегментном индикаторе к пригодной для визуального наблюдения величине (1 и 5 Гц) установить перед счетчиком импульсов делитель частоты синхросигналов с соотношением 1000000:1 (div10_6 на рис. 8.1). Делитель частоты спроектировать на базе библиотечного модуля LPM_COUNTER пакета Quartus II.

В соответствии со схемой представленной на рис. 8.1. проектируемое устройство должно быть снабжено следующими 4 портами:

Рис. 8.1. Схема проектируемого устройства

- clk – входной порт для ввода исходного синхросигнала частотой 50 МГц от внешнего генератора (подключение к линии CLOCK_50 на плате DE2-115);

- sel[1..0] – входной 2-разрядный порт для выбора блоком cclk01 (ALTCLKCTRL) одного из двух синхросигналов, поступающих с блока pll01 (ALTPLL) (подключение к двум переключателям SWxx на плате DE2-115);

- ena – входной порт для сигнала разрешения работы счетчика, позволяющего разрешать или блокировать работу счетчика, и, тем самым, активизировать или останавливать процесс смены символов на 7-сегментном индикатор (подключение к переключателю SWxx на плате DE2-115);

- f[6:0] – выходной 7-разрядный порт для подключения 7-сегментного индикатора (HEXxx на плате DE2-115).

2. Произвести назначение выводов микросхемы EP4CE115F29 в соответствии с документацией на отладочную плату DE2-115 и откомпилировать проект.

3. Загрузить проект в микросхему ПЛИС отладочной платы и, пользуясь переключателями, убедиться в его работоспособности.

4. Подготовить отчет. Отчет должен содержать листинги всех конструкторских файлов (на языке Verilog).

Контрольные вопросы

1. Какова последовательность действий для включения библиотечных параметризированных модулей пакета Quartus II в проект, представляемый на языке Verilog?

2. Какова последовательность действий для включения модулей, описанных на языке Verilog, в проект представляемый в виде блок-схемы в графическом редакторе пакета Quartus II?

3. Каково назначение синхронизации в цифровых устройствах?

4. Каково назначение аппаратного модуля ALTPLL микросхем семейства Cyclone IV?

5. Каково назначение аппаратного модуля ALTCLKCTRL микросхем семейства Cyclone IV?

6. Назначение всех возможных входных портов модуля ALTPLL.

7. Назначение всех возможных входных портов модуля ALTCLKCTRL.

8. Какие параметры формируемых синхросигналов позволяет устанавливать модуль ALTPLL?

9. Общий алгоритм проектирования цифровых устройств на ПЛИС.

10. Отличия в алгоритмах проектирования ПЛИС и заказных микросхем.

Что делать, если нет взаимности? А теперь спустимся с небес на землю. Приземлились? Продолжаем разговор...

Что будет с Землей, если ось ее сместится на 6666 км? Что будет с Землей? - задался я вопросом...

Что вызывает тренды на фондовых и товарных рынках Объяснение теории грузового поезда Первые 17 лет моих рыночных исследований сводились к попыткам вычис­лить, когда этот...

Что делает отдел по эксплуатации и сопровождению ИС? Отвечает за сохранность данных (расписания копирования, копирование и пр.)...

Не нашли то, что искали? Воспользуйтесь поиском гугл на сайте: