|
Система команд ЭВМ: основные типы и форматы.Стр 1 из 16Следующая ⇒
Все команды можно разделить на 3 группы: 1.Команды преобразования кода. (лог. и арифм. операции пр-я кодов) 2.Команды изменения положения (перемещ-я) информации внутри с-м. (пересылка из одной ЯП в др., команда обмена данными м\д внутренним регистром и памятью, пересылка регистр<->регистр, работа с ВУ: с регистрами I\O.) 3.Команды управления (влияют на работу процессора, не изменяя и не перемещая данные). 3.1. Арифметика (4 или более команды). Логические команды. Команды, связанные с представление чисел. 3.2. Команды перемещения по памяти. Пересылки между регистрами из памяти в регистр и т.д. 3.3. Команды управления: - команды изменения порядка выборки: - безусловные команды (действие команд не зависит ни от чего). - условие (действие зависит от условия). - команды изменения режима работы процессора (HALT,STOP-ожидает прерывание,WAIT). Режим пользователя (вып. привилегиров. команд, режим системы (вып. все команды). - команды перехода - команды перехода с возвратом (программные прерывания и команды обращения к процедурам (CALL)). - команды цикла
Программа представленная в виде кодов называется машинной командой. Формат команды - структура, привязанная к разрядной сетке.
Бывают одноадресные и двухадресные команды.
Адресация операндов Идентификатором операнда является адрес ячейки памяти в Фон-неймановской модели. Систему адресации модифицировали: прямо в команде пишется операнд; относительная адресация (адрес, который пишется в команде не является адресом операнда, а является адресом смещения); косвенная адресация. Косвенная адресация – записывается адрес адреса. Относительная адресация – адрес, полученный путем смещения с некоторой базой. Для этого нужны регистры базы, регистры индекса, регистры команд. Они находятся в блоке обработки данных + сумматор (его можно реализовать в блоке обработки данных). Структура: сумматор, три регистра (внешний мир.)
9.RISC и CISC процессоры с точки зрения системы команд: общие идеи и сравнительные характеристики. RISC – процессор с сокращенным набором команд CISC – процессор с расширенным набором команд. Требования к RISC: 1. Любая операция, независимо от ее типа выполняется за 1 такт. 2. Система команд содержит минимальный набор наиболее часто используемых простых команд одинаковой длины. 3. Операции обработки данных реализуются только в формате «регистр- регистр». Пересылка данных между регистрами и оперативной памятью осуществляется с помощью специальных команд загрузки/записи. 4. Состав система команд должен быть удобен для написания трансляторов с языков высокого уровня. Такие микропроцессоры уникальны по показателю «число команд в единицу времени». Достижение максимально возможной производительности стало целью разработки RISC процессоров. Практически высокая производительность достигается использованием полно разрядной обработки; конфейерной организуемой арифметики; суперскалярной архтектурой процессора; уменьшением частоты обращения к внешней памяти. В настоящее время полноразрядноым словом как для плавающей так и для фиксированной запятой при выполнении арифметических операций считается 64 двоичных разряда. Конвейерная организация арифметики т.е. разбиение операций на последовательность элементарных действий выполняемых в различные моменты времени позволяет поднять тактовую частоту и включать в состав команд процессора сложные команды, такие как операции с плавающей запятой и др. Использование арифметических конвейеров привело к изменению требований к RISC. Требование выполнения команды за 1 такт трансформировалось в требование формирования одного 64 разрядного результата за 1 такт. Система команд значительно расширилась и если в первых RISC процессорах число команд едва достигало 50, то в современных может быть более 150. По функциональному набору команд современные CISC и RISC процессоры едва различимы. Основными внешними признаками RISC процессоров стали: - фиксированная длина команд - отсутствие команд работы с оперативной памятью, кроме команд обмена данными память-регистр. - Темп выдачи результатов (в установившемся режиме) один 64 разрядный результат за каждый такт. Дальнейшее повышение производительности возможно только на пути распараллеливания операций. Так появились процессора с так называемой суперскалярной обработкой. Смысл суперскалярности закдючается в том, что в аппаратуру микропроцессора закладываются средства позволяющие одновременно выполнять несколько скалярных операций т.е. команд обработки пары чисел. Такой подход позволяет увеличить производительность пропорционально числу одновременно выполняемых операций. Проблемы заключаются в том как осуществить поиск и группировку несвязных команд, параллельно запускаемых на исполнение. В RISC процессорах пока в основном используется аппаратный механизм выборки из буфера команд несвязанных команд и запуск их на параллельное исполнение. Другой способ реализующий загрузку суперскалярной архитектуры заключается в изменении всего процесса компиляции и исполнения. На этапе трансляции компилятор группирует несвязные операции в пакеты, содержимое которых соответствует структуре процессора, его возможности параллельного выполнения команд различного типа. В пакете содержатся команды, которые процессор может выполнить параллельно. Сформированные пакеты операций преобразуются компилятором в командные слова получившие название VLIW – Very Large Instruction Word – очень широкое командное слово. По идее такой подход должен привести к упрощению схем процессора т.к. не надо искать независимых команд и повышение производительности. Процессоры, использующие такой подход получили название процессоров с VLIW архитектурой. Широкое внедрение VLIW архитектуры сдерживается отсутствием соответствующих компиляторов, но работы в этой области ведутся. Повышение внутренних тактовых частот неминуемо порождает проблему взаимодействия с внешней по отношению к процессору памятью. Для того чтобы все рассмотренные ранее в процессоре работали, надо постоянно иметь в процессоре необходимую информацию – набор команд и данных. Достигается это введением в схему средств обеспечивающих безостановочную работу арифметических устройств: - большого количества оперативных регистров (>32 (138)) - встроенной КЭШ памяти одного или нескольких уровней - управления внешней КЭШ - механизм предвыборки команд и прогнозирования ветвлений. Эти средства позволяют резко сократить число обращений к внешней памяти, тем самым снижены общие требования по быстродействиювнешних схем.
Структура RISC процессора КЭШ 2-го уровня предназначен для общения с внешним уровнем. БОД - блок обработки данных. Функциональный процессор – это процессор обработки сигналов (цифровых сигналов - видеосистема, аудиосистема, оцифровыватель звука, изображения, телефон). В Intel этот функциональный процессор, т.е. блок регистров вместе с плавающей точкой.
Система охраняемых территорий в США Изучение особо охраняемых природных территорий(ООПТ) США представляет особый интерес по многим причинам... ЧТО И КАК ПИСАЛИ О МОДЕ В ЖУРНАЛАХ НАЧАЛА XX ВЕКА Первый номер журнала «Аполлон» за 1909 г. начинался, по сути, с программного заявления редакции журнала... Что способствует осуществлению желаний? Стопроцентная, непоколебимая уверенность в своем... ЧТО ПРОИСХОДИТ, КОГДА МЫ ССОРИМСЯ Не понимая различий, существующих между мужчинами и женщинами, очень легко довести дело до ссоры... Не нашли то, что искали? Воспользуйтесь поиском гугл на сайте:
|