КЭШ память прямого отображения: алгоритм работы и структурная схема.

20. Пути обеспечения когерентности КЭШ и ОЗУ в однопроцессорных системах.

Наличие КЭШ приводит к тому, что в КЭШ и в ОЗУ имеются одинаковые данные под одним идентификатором, если производятся вычисления, то рез. записывается не в ОЗУ, а в КЭШ. Т. о., под одним идентификатором в КЭШ и в ОЗУ разные данные.

1. Сквозная запись (самый простой механизм - при выполнении записи, запись и в КЭШ и в ОЗУ происходит на скорости ОЗУ). Здесь выиграем в скорости только при чтении из КЭШ.

2. Сквозная запись с буферированием

Буфер – самостоятельно поддерживает циклы памяти. Запись в КЭШ идет по диаграмме записи в КЭШ, а запись в ОЗУ – по диаграмме ОЗУ. В КЭШ записывается быстрее и шина освобождается. Часто буфер делают с памятью, или запоминанием запросов шины, т.е. в буфере сделана очередь запросов к памяти.

3. КЭШ с обратной записью. Д опускается наличие данных в КЭШ и в ОЗУ в течении большого промежутка времени. Операция записи при КЭШ попаданиях в память не выполняется. Выигрыш по времени при чтении и при записи; запись в ОЗУ будет, когда КЭШ переполнится, или операция записи в ОЗУ из КЭШ выполняется при операции чтения ЦП. Есть бит, говорящий о наличии или отсутствии строки КЭШ (чтобы записывать ее в ОЗУ или нет).

Обеспечение когерентности работы с данными в случае записи со стороны второго активного(ПДП):

() Запрет работы второго активного с кэшируемой областью памяти.

() При каждой операции внешней записи в память производится очистка КЭШ.

() Прозрачность аппаратуры – группа методов. Делается попытка анализировать запросы к памяти:

а) Слежение за адресами записи в память и спулирование соответствующих записей в КЭШ.(в 486 и выше). Это самый простой вариант.

б) Аппаратура не только сбрасывает строки в КЭШ, но и изменяет его содержимое при записи в ОЗУ.

21 Общие вопросы управления памятью (распределение ресурсов).

1.Разделение свободной памяти между процессами.

2.Защита памяти.

Рассмотрим эти проблемы:

(1).Этапы распределения:

а)Одна программа, вся память принадлежит ей

б)Статическое(простота, но неэффективное использование памяти) и динамическое распределение памяти.

(2). Для защиты памяти нужно при загрузке программ нужно следить, чтобы они не грузились в одну и ту же область памяти.

1.Статическое и динамическое распределение памяти (МА – математический адрес).

Динамическая переадресация (механизм подмены адресов).

Создается два адресных пространства: в одном работает приложение, другое является реальным физическим пространством, а реально при обращении к памяти происходит подмена адреса, по которому работает программа, на адрес где находится необходимая информация.

Объем таблицы соответствия должен совпадать с объемом ЛА.

Каким образом можно уменьшить размер таблицы соответствия? Надо описывать в странице не отдельный элемент, а целый блок – это в Логической памяти. Адресация внутри ЛП и ФП должна быть одинакова.

Варианты:

1) Все блоки одинаковы. ЛП условно разбивается на одинаковые блоки размеров кратных целой степени двойки. В этом случае адрес как бы состоит из двух частей.

Чтобы совершить подмену, нужно изменять внешний адрес

Это страничная организация памяти.

2) Блоки разной длины. Причем лучше, если размер блока 2ⁿ. В таблице кроме адреса блока нужно будет хранить еще и дополнительную информацию, которая задает размер блока.

Это сегментная организация памяти.

1) Сегментно-страничная организация памяти (делим на сегменты, а сегменты на страницы).

Возникает вопрос: где хранить таблицу соответствия?

Каждой программе дается свое адресное пространство. Нужно описать страницы и описать сегменты.

Дескриптор – описатель сегмента, т.е. создается таблица дескрипторов. И таким образом каждой программе дается своя дескрипторная таблица. При переключении задач (программ), активна таблица для данной программы.

2. Для защиты памяти нужно при загрузке программ нужно следить, чтобы они не грузились в одну и ту же область памяти.

Механизм Кэширования. Для его поддержки в Intel вводится набор регистров дескрипторов (в 86 четыре дескрипторных регистра, далее восемь дескрипторных регистров).

22. Динамическая переадресация: пути реализации. Понятие виртуальной памяти.

(механизм подмены адресов). Создается два адресных пространства: в одном работает приложение, другое является реальным физическим пространством, а реально при обращении к памяти происходит подмена адреса, по которому работает программа, на адрес где находится необходимая информация.

(МА – математический адрес)

Объем таблицы соответствия должен совпадать с объемом ЛА.

Каким образом можно уменьшить размер таблицы соответствия? Надо описывать в странице не отдельный элемент, а целый блок – это в Логической памяти. Адресация внутри ЛП и ФП должна быть одинакова.

Варианты:

1) Все блоки одинаковы. ЛП условно разбивается на одинаковые блоки размеров кратных целой степени двойки. В этом случае адрес как бы состоит из двух частей.

Чтобы совершить подмену, нужно изменять внешний адрес

Это - страничная организация памяти.

2) Блоки разной длины. Причем лучше, если размер блока 2ⁿ. В таблице кроме адреса блока нужно будет хранить еще и дополнительную информацию, которая задает размер блока. Это - сегментная организация памяти.

3) Сегментно-страничная организация памяти (делим на сегменты, а сегменты на страницы).

Возникает вопрос: где хранить таблицу соответствия?

Каждой программе дается свое адресное пространство.

Нужно описать страницы и описать сегменты. Дескриптор – описатель сегмента, т.е. создается таблица дескрипторов. И таким образом каждой программе дается своя дескрипторная таблица. При переключении задач (программ), активна таблица для данной программы.

Механизм Кэширования. Для его поддержки в Intel вводится набор регистров дескрипторов (в 86 четыре дескрипторных регистра, далее восемь дескрипторных регистров).

23. Принципы построения однопроцессорных систем с централизованным управлением.

Реализация этой с точки зрения в/в превращается в регистры(данных, состояния,управления).

Отображение внешних устройств на память.

плюсы: однообразие подключения устройств, возможность неограниченного наращивания

минусы: блокируется часть адресного пространства, сложные схемы выбора регистров в/в

Избавиться от недостатка 1 можно выделив устройства В/В в отдельную область со своим адресным пространством.

*****

Это самые простые с точки зрения аппаратуры и самые дешевые. На практике это обычно всевозможные контроллеры на базе микропроцессоров. Фактически контроллер ввода /вывода представляет собой набор программно доступных регистров.

Системы с общей шиной.

В них не делается различия между памятью и регистрами ввода / вывода. Все устройства подключаются к единой магистрали или системной шине. Все устройства подключаются по единому правилу и работают по единому протоколу. С точки зрения программы такая система работает с единым адресным пространством, условно разделенным на 2 части.

Любой контроллер ввода / вывода можно представить в виде набора регистров (номер регистра и номер ячейки памяти фактически не отличаются). Таким образом адрес, который вырабатывает процессор, может быть адресом регистра или адресом памяти. Регистры ввода / вывода отображены на память, это значит, что регистры ввода / вывода находятся в памяти.