|
|
Тема 3.2. Основные цифровые логические схемыВ результате изучения данной темы Вы будете:
Интегральные схемы Вентили производятся и продаются не по отдельности, а в модулях, которые называютсяинтегральными схемами (ИС) илимикросхемами. Микросхемы можно разделить на несколько классов, взяв за основу количество вентилей, которые они содержат. Эта классификация очень «грубая», но иногда она может быть полезна:
Комбинационные схемы Применение цифровой логики часто требует наличия схем с несколькими входами и несколькими выходами, в которых выходные сигналы определяются текущими входными сигналами. Такие схемы называютсякомбинационными схемами. Не все схемы обладают таким свойством. Например, схема, содержащая элементы памяти, может генерировать выходные сигналы, которые зависят от значений, хранящихся в памяти. Микросхема, которая реализует таблицу истинности (например, приведенную на Рис. 3.3), является типичным примером комбинационной схемы. Мультиплексоры На цифровом логическом уровнемультиплексор представляет собой схему с 2n входами, одним выходом и n линиями управления, которые выбирают один из входов. Выбранный вход соединяется с выходом. На Рис. 3.7 изображена схема восьмивходового мультиплексора. Три линии управления А, В и С кодируют 3-битное число, которое указывает, какая из восьми линий входа должна соединяться с вентилем ИЛИ и, следовательно, с выходом. Вне зависимости от того, какое значение будет на линиях управления, семь вентилей И будут всегда выдавать на выходе 0, а оставшийся выход может выдавать или 0, или 1 в зависимости от значения выбранной линии входа. Каждый вентиль И запускается определенной комбинацией линий управления.
Рис. 3.7. Схема восьмивходового мультиплексора Мультиплексор можно использовать в качестве преобразователя параллельного кода в последовательный – так, если подать 8 битов данных на линии входа, а затем переключать линии управления последовательно от 000(2) до 111(2), 8 битов поступят на линию выхода последовательно. Обычно такое преобразование осуществляется при вводе информации с клавиатуры, поскольку каждое нажатие клавиши определяет 7- или 8-битное число, которое должно передаваться последовательно по телефонной линии. Противоположностью мультиплексора являетсядемультиплексор, который соединяет единственный входной сигнал с одним из 2n выходов в зависимости от значений n линий управления. Если бинарное значение линий управления равно k, то выбирается выход k. Декодеры В качестве второго примера рассмотрим схему, которая получает на входе n-битное число и использует его для того, чтобы выбрать (то есть установить на значение 1) одну из 2n выходных линий. Такая схема называетсядекодером. Пример декодера для n=3 показан на Рис. 3.8. Чтобы понять, как работает декодер, представим себе память, состоящую из 8 микросхем, каждая из которых содержит 1 Мбайт. Микросхема 0 имеет адреса от 0 до 1 Мбайт, микросхема 1 – адреса от 1 Мбайт до 2 Мбайт и т. д. Три старших двоичных разряда адреса используются для выбора одной из восьми микросхем. На Рис. 3.8 эти три бита – три входа А, В и С. В зависимости от входных сигналов ровно одна из восьми выходных линий (D0,...,D7) принимает значение 1, остальные линии принимают значение 0. Каждая выходная линия запускает одну из восьми микросхем памяти. Поскольку только одна линия принимает значение 1, запускается только одна микросхема.
Рис. 3.8. Схема декодера, содержащего 3 входа и 8 выходов Компараторы Компаратор сравнивает два слова, которые поступают на вход. Компаратор, изображенный на Рис. 3.9, принимает два входных сигнала, А и В, каждый длиной 4 бита, и выдает 1, если они равны, и 0, если они не равны. Схема основывается на вентиле ИСКЛЮЧАЮЩЕЕ ИЛИ, который выдает 0, если сигналы на входе равны, и 1, если сигналы на входе не равны. Если все четыре входных слова равны, все четыре вентиля ИСКЛЮЧАЮЩЕЕ ИЛИ должны выдавать 0. Эти четыре сигнала затем поступают в вентиль ИЛИ. Если в результате получается 0, значит, слова, поступившие на вход, равны; в противном случае они не равны. В нашем примере мы использовали вентиль ИЛИ в качестве конечной стадии, чтобы поменять значение полученного результата: 1 означает равенство, а 0 – неравенство.
Рис. 3.9. Простой четырехразрядный компаратор Арифметические схемы Схемы сдвига Первую арифметическую схему, которую мы будем рассматривать, называют схемой сдвига. Данная схема может применяться для умножения или деления числа на 2. Например, если взять число 00000011(2) (что соответствует числу 3(10)) и сдвинуть его на один разряд влево, мы получим число 00000110(2) (что соответствует числу 6(10)), а если сдвинем его на один разряд вправо – получим число 00000001(2). Соответственно, если мы будем сдвигать число на k разрядов вправо или влево, мы будем его делить или умножать на число 2k. Рассмотрим схему сдвига, содержащую 8 входов и 8 выходов (Рис. 3.10). Восемь входных битов подаются на линии D0,...,D7. Выходные данные, которые представляют собой входные данные, сдвинутые на 1 бит, поступают на линии S0,...,S7. Линия управления С определяет направление сдвига: 0 – налево, 1 – направо.
Рис. 3.10. 8-разрядная схема сдвига Сумматоры Схема для выполнения операций сложения является существенной частью любого процессора. Для сложения двух одноразрядных целых чисел применяется схема полусумматора (Рис. 3.11, б). На вход вентиля ИСКЛЮЧАЮЩЕЕ ИЛИ подаются два слагаемых A и B. На его выходе получаем сумму чисел, а на выходе вентиля И – признак переноса (переполнения).
Рис. 3.11. Таблица истинности для полного сумматора (а); схема для полного сумматора (б) Полусумматор подходит для сложения битов нижних разрядов двух многобитовых слов. Но он не годится для сложения битов в середине слова, потому что не может осуществлять перенос в эту позицию. Поэтому необходим полный сумматор (Рис. 3.11). Из схемы должно быть ясно, что полный сумматор состоит из двух полусумматоров. Сумма равна 1, если нечетное число переменных А, В и Вход переноса принимает значение 1 (то есть, если единице равна или одна из переменных, или все три). Выход переноса принимает значение 1, если или А и В одновременно равны 1 (левый вход в вентиль ИЛИ), или если один из них равен 1, а Вход переноса также равен 1. Два полусумматора порождают и биты суммы, и биты переноса. Чтобы построить сумматор, например, для двух 16-битных слов, нужно продублировать эту схему 16 раз. Перенос производится в левый соседний бит. Перенос в самый правый бит соединен с 0. Прибавление 1 к числу 111...111 не осуществится до тех пор, пока перенос не пройдет весь путь от самого правого бита к самому левому.   Что способствует осуществлению желаний? Стопроцентная, непоколебимая уверенность в своем...  ЧТО И КАК ПИСАЛИ О МОДЕ В ЖУРНАЛАХ НАЧАЛА XX ВЕКА Первый номер журнала «Аполлон» за 1909 г. начинался, по сути, с программного заявления редакции журнала...  ЧТО ТАКОЕ УВЕРЕННОЕ ПОВЕДЕНИЕ В МЕЖЛИЧНОСТНЫХ ОТНОШЕНИЯХ? Исторически существует три основных модели различий, существующих между...  Что делать, если нет взаимности? А теперь спустимся с небес на землю. Приземлились? Продолжаем разговор... Не нашли то, что искали? Воспользуйтесь поиском гугл на сайте:
|
