|
|
Триггеры, управляемые перепадом синхроимпульсаРассмотренные выше тактируемые триггеры RS- и D-типов изменяют свои состояния на выходах с приходом синхросигнала. Такие триггеры являются схемами со статическим управлением. Это накладывает определённые требования на вид сигнала синхронизации. Так как активным логическим уровнем на входе синхронизации рассмотренных ранее триггеров является сигнал С=1, то на интервале действия этого сигнала триггеры не воспринимают любое изменение сигналов на своих информационных входах. Поэтому для записи определённой информации сигнал на информационных входах триггера должен оставаться неизменным на всем интервале действия активного логического сигнала на входе синхронизации. На практике такое требование приводит к дополнительным трудностям при проектировании цифровых устройств и их усложнению. От указанного недостатка свободны триггеры с, так называемым, динамическим управлением. Суть такого управления заключается в том, что в качестве активного логического сигнала выступает не сам статический уровень, а его изменение. Другими словами, переключение триггера происходит в течение короткого промежутка времени вблизи фронта или среза импульса синхронизации. Если триггер реагирует на фронт синхроимпульса, то есть положительный перепад сигнала, то считается, что он снабжён прямым динамическим входом. Если же триггер реагирует на срез импульса, то есть на отрицательный перепад синхросигнала – то он имеет инверсный динамический вход. На принципиальных электрических схемах тактируемые триггеры не имеют однообразных обозначений по синхровходу. Если переключение схемы триггера происходит по перепаду синхросигнала, то возможны обозначения по синхровходу в виде стрелки или в виде треугольника (рис. 3.9).
Данная идея реализуется подачей информационных сигналов на основную ячейку памяти (асинхронный RS-триггер) не через вспомогательную комбинационную схему, а с использованием дополнительных элементов памяти, то есть асинхронных RS-триггеров. Так как асинхронный триггер содержит два информационных входа, то для реализации описанной идеи необходимо два вспомогательных RS-триггера. Структура такого триггера D-типа показана на рис. 3.10, а его временные диаграммы на рис.3.11.
Рис. 3.11. Временные диаграммы триггер D-типа с динамическим управлением
Строго говоря, переключение триггера происходит непосредственно по фронту или срезу импульса синхронизации. Для гарантированной записи информации она должна оставаться неизменной на информационных входах на некотором интервале в окрестности изменения сигнала синхронизации. Ширина этой области определяется реальными задержками для используемых ИЛЭ. Но наибольшее распространение получили схемы триггеров, в которых изменение выходных состояний осуществляется после окончания синхросигнала. Такие триггеры получили распространение, так как они обладают большей помехоустойчивостью и являются по принципу действия однотактными триггерами, переключаемыми перепадом синхросигнала. Такие схемы имеют свойства внутренней задержки. В одном такте совмещаются процессы считывания и записи информации. Сущность построения триггеров с внутренней задержкой заключается в том, что в схему управления выходным бистабильным элементом (БЭ) вводятся дополнительные элементы, обеспечивающие передачу информации в БЭ после окончания синхроимпульса. Таким образом, триггеры управляемые перепадом имеют внутреннюю связь, которая позволяет на одном такте обеспечивать переключение вспомогательного триггера. Именно это создает внутреннюю задержку переключения выходного БЭ. На рис. 3.12 показаны два варианта JK-триггеров управляемых перепадом, построенных по MS-схеме (master - slave, основной – вспомогательный, ведущий - ведомый). Если триггер управляется перепадом синхросигнала, то на функциональной схеме он имеет название «ТТ». При использовании дополнительного инвертора на элементе DD9 (сплошная линия) и с дополнительными связями (пунктирные линии) с выходов элементов DD1 и DD2. Наиболее часто встречающейся схемой является схема с инвертором, если ограничено число ИЛЭ, то используется схема с дополнительными связями, хотя за счёт большого числа дополнительных связей увеличивается паразитная ёмкость и снижается помехоустойчивость. В триггере, собранным по MS-схеме, основным триггером (М - частью схемы) является триггер на элементах DD1 - DD4, на который подаются информационные сигналы. С вспомогательного триггера (S - части), собранного на элементах DD5 - DD8, сниснимаются выходные сигналы. При подаче заданной комбинации входных информационных сигналов и при поступлении синхросигнала переключается M-часть схемы триггера и подготавлива-
Если схема MS-триггера собрана на элементах И-НЕ, то изменение выходного состояния проходит по отрицательному перепаду (срезу) синхросигнала (схема управляется инверсными сигналами), если на элементах И-ИЛИ-НЕ, то по положительному перепаду (фронту) синхросигнала (схема управляется прямыми сигналами). Быстродействие триггеров, собранных по MS-схеме, находится согласно выражению:
Для повышения помехоустойчивости используются многотактные триггеры. В практической схемотехнике нашли применение двух-трёхтактные схемы.
При поступлении 1-го тактового импульса (С1) переключается М - часть схемы (М - триггер) и подготавливает к переключению S-часть схемы (S - триггер), после второго тактового импульса (С2) изменяется выходное состояние Q2 триггерного устройства. Таким образом, переключение триггерного устройства происходит после поступления последнего (в данном примере – второго) тактового сигнала. Триггеры Т-типа Все тактируемые триггеры можно разделить на две большие группы: ¨ с информационными сигналами (или просто trigger); ¨ без информационных сигналов (или flip-flop), которые применяются в последовательностных устройствах. Триггеры без информационных сигналов, но с тактовым сигналом, называются триггерами Т-типа, для них характерны дополнительные перекрестные обратные связи. Управление схемами Т-триггеров осуществляется только путём подачи синхросигнала. Работе Т-триггера соответствует таблица истинности, табл. 3.5. Таблица 3.5
Глава 2. Регистры Регистры и счётчики являются цифровыми узлами последовательного типа. Регистры могут быть реализованы как с помощью интегральных триггеров, так и на интегральных схемах повышенного уровня интеграции (БИС). Состояние регистра зависит не только от воздействующих на входы сигналов в данный момент времени, но и от состояния предшествующего каскада схемы. По сути дела, регистры являются цифровыми автоматами с памятью. Регистры – это устройства, предназначенные для выполнения операций приёма, хранения и передачи информации, сдвига кода на заданное число разрядов как вправо (в сторону младшего значащего разряда – МЗР), так и влево (в сторону старшего разряда – СЗР). Определяющими параметрами регистров являются: · разрядность; · быстродействие. Разрядность определяется количеством триггеров, быстродействие – максимальной тактовой частотой, с которой может осуществляться запись, считывание или сдвиг записанной информации. В зависимости от назначения различают регистры хранения и сдвига. По способу приёма и считывания информации регистры делятся: Ø параллельные (с параллельным приёмом и считыванием информации); Ø последовательные (с последовательным приёмом и считыванием информации); Ø комбинированные на входе и выходе. В качестве разрядов интегральных регистров используются схемы триггеров RS-типа (при наличии парафазных сигналов управления) или D-типа (когда входная информация имеет однофазный вид). Простейшая схема 4-х разрядного регистра памяти показана на рис. 3.16.
Другой разновидностью регистров являются регистры сдвига, являющиеся классическими элементами последовательностного типа. Регистры сдвига строятся по последовательной схеме передачи информации от триггера к триггеру. На рис. 3.18 оказана общая схема построения 4-х разрядного регистра сдвига.
На каждом такте синхросигнала (запись считывание) происходит считывание с предыдущего каскада и запись в последующий каскад.
В схемах универсальных сдвиговых регистров в зависимости от направления сдвига информации меняется место подачи входной информации. Более сложной и универсальной является БИС 8-ми разрядного регистра, выполненная на ИМС повышенного уровня интеграции, обладающая большими функциональными возможностями. Пример функциональной схемы регистра К155ИР13 показан на рис. 3.20. В зависимости от подачи последовательной входной информации на один из входов DR или DL происходит её сдвиг или вправо или, соответственно, влево.
- при S0=0 осуществляется запись параллельной информации, поступаемой на входы D0 – D7; - при S0=1 осуществляется сдвиг информации, поступаемой на те же входы; - вход S1 определяет направление сдвига информации; - при S1=0 осуществляется сдвиг информации влево; - при S1=1 осуществляется сдвиг информации вправо. Управление регистром осуществляется тактовыми сигналами, поступающими на вход С. Выходной сигнал снимается с выходов Q0 – Q7. Глава 3. Счётчики импульсов Счётчиком является двоичное устройство с одним информационным входом, предназначенное для счёта импульсов, когда в зависимости от числа поступивших входных импульсов на одном из выходов схемы имеет место сигнал высокого или низкого уровня. Количество поступивших импульсов представляется на выходе в виде двоичного числа в том или ином коде. Как и регистры, счётчики строятся на основе триггеров. Основным параметром схемы является модуль счёта, то есть максимальное число импульсов, на которое срабатывает схема. Для m разрядов модуль счёта По структурной организации счётчики различаются на: · суммирующие (прямой счёт); · вычитающие (обратный счёт); · реверсивные. По способу организации переноса разделяются на: § последовательные или асинхронные; § параллельные (синхронные); § параллельно-последовательные.
На каждом такте синхросигнала информация сдвигается на одну позицию, при этом только один триггер переключается и находится в таком состоянии в течение одного такта ТИ. При каждом поступлении тактового импульса происходит счёт и изменяются состояния на выходах Q. На рис. 3.21б) показана схема кольцевого счётчика, построенного на универсальном регистре.
В счётчиках на Т-триггерах направление счёта зависит от того, какой из выходов используется для синхронизации последующего триггера, так и от типа входа синхронизации: прямой или инверсный. Направление счёта счётчика может изменяться путём изменения вида межразрядных связей. В практической схемотехнике используются счётчики с заданным модулем счёта. Это достигается путём использования обратных связей. Каждая петля ОС позволяет уменьшить модуль счёта схемы, охваченной ОС, на единицу. Пример изменения модуля счёта при введении дополни тельной ОС показан на рис. 3.24.
Для схемы на рис. 3.24 имеем Примеры счётчиков с различными значениями модуля счёта показаны на рис. 3.25.
Для повышения быстродействия используется способ ускоренного переноса, когда с помощью дополнительных ИЛЭ обеспечивается возможность одновременного (параллельного) формирования сигналов переносов для всех разрядов счётчика. Пример параллельного счётчика показан на рис. 3.26. При построении таких схем счётчиков следует иметь в виду, что не должно быть незадействованных входов ИМС, необходимо или объединять входы или подавать на них, соответственно, сигналы «0» и «1». Несмотря на то, что синхронные счётчики обладают высоким быстродействием, построение счётчиков с большим числом разрядов требует наличия многовходовых ИМС, или использование расширения по каждому из входов, что вызывает В практической схемотехнике нашли применение счётчики на ИМС повышенного уровня интеграции (БИС). Необходимый модуль счёта обеспечивается путём соединения выводов.
Для каждой схемы счётчика в справочном источнике приводится таблица работоспособности, а также указываются выводы схемы, которые необходимо соединить для получения заданного значения модуля счёта. Счётчики с параллельным переносом для осуществления каскадирования имеют дополнительные выходы « Использование реверсивных счётчиков позволяет обеспечить заданное направление счёта. Функциональная схема реверсивного счетчика К155ИЕ7 показана на рис. 3.28. Направление счёта обеспечивается при подаче сигналов на входы «+1» – прямой счёт и «-1» – обратный счёт. Быстродействие счётчика определяется по формуле:
где: tИ – длительность тактового импульса; tТР – время переключения триггера в схеме счётчика; N – количество триггеров в схеме счётчика.
Часть вторая   Что способствует осуществлению желаний? Стопроцентная, непоколебимая уверенность в своем...  ЧТО И КАК ПИСАЛИ О МОДЕ В ЖУРНАЛАХ НАЧАЛА XX ВЕКА Первый номер журнала «Аполлон» за 1909 г. начинался, по сути, с программного заявления редакции журнала...  ЧТО ТАКОЕ УВЕРЕННОЕ ПОВЕДЕНИЕ В МЕЖЛИЧНОСТНЫХ ОТНОШЕНИЯХ? Исторически существует три основных модели различий, существующих между...  Что делает отдел по эксплуатации и сопровождению ИС? Отвечает за сохранность данных (расписания копирования, копирование и пр.)... Не нашли то, что искали? Воспользуйтесь поиском гугл на сайте:
|
Среди триггеров с динамическим управлением широкое распространение получила, так называемая схема, трёх триггеров (К155ТМ2). Идея построения структуры такого триггера состоит в запоминании сигналов, действовавших на информационных входах в момент изменения значения сигнала на входе синхронизации.
ется к переключению S - часть схемы. Например в схеме с дополнительным инвертором на элементе DD9, синхросигнал, снимаемый с инвертора задерживается на время tЗАД равное tИ, и после переключения основного триггера осуществляет переключение вспомогательного триггера, то есть, изменяются выходные состояния Q и 
в зависимости от заданной комбинации информационных сигналов. В схеме с дополнительными связями задержка переключения осуществляется элементами DD1 и DD2.
Временные диаграммы работы JK-триггера управляемого перепадом синхросигнала приведены на рис. 3.13.
.
Двухтактное триггерное устройство, собранное по MS-схеме и временные диаграммы её работы приведены на рис. 3.14.
Функциональные схемы и их временные диаграммы работы триггеров Т-типа показаны на рис. 3.15.
Структурная схема регистра хранения (памяти параллельного типа на основе триггеров RS-типа показана на рис. 3.17.
Пример построения регистра сдвига «влево», когда с приходом очередного тактового импульса осуществляется сдвиг информации от младшего значащего разряда в сторону старшего.
На рис. 3.19 показаны структурная и функциональная схемы регистра сдвига информации влево с дополнительным V - сигналом. Присутствие дополнительного V - сигнала позволяет повысить помехоустойчивость схемы регистра.
Работа схемы в качестве параллельного регистра определяется сигналами управления S0 и S1. Вход S0 определяет режим работы регистра:
. Частота выходных импульсов в 
- раз меньше, чем частота входных импульсов, то есть с точки зрения временных интервалов схема является делителем частоты.
На основе регистров сдвига строятся кольцевые счётчики с чётным модулем счёта 
. Пример схемы трехкаскадного кольцевого счётчика на триггерах JK-типа с модулем счёта 
показан на рис. 3.21а).
При использовании дополнительных перекрестных связей (счётчик Джонсона) модуль счёта может быть увеличен в 2 раза, (рис. 3.22). Использование дополнительных элементов DD3 и DD4 позволяет обеспечить коррекцию сбоев сигналов низкого уровня («0»).
На рис. 3.23 показана схема суммирующего счётчика на триггерах Т-типа с последовательным переносом и его временные диаграммы.
Без ОС модуль счёта определялся, как 
. При введении ОС для цепи m2 модуль счёта уменьшается на «1».
.
Вычитающий счётчик с последовательным переносом имеет обратный порядок смены состояний, с поступлением очередного тактового импульса содержащееся в счётчике число уменьшается на «1».
дополнительные трудности.
Пример структурной (а) и функциональной с модулем счёта «10» (б) схемы счётчика К155ИЕ5 показаны на рис. 3.27.
» и «<0», на которых имеет место сигнал при переполнении счётчика. Выход «
» используется в суммирующих счётчиках, выход «<0» – в вычитающих схемах.
,
Для обозначения схемы счётчика допустимым является изображение, показанное на рис. 3.29.